DAC5662：双通道、12位、275 MSPS数模转换器的数字输入与定时说明
DAC5662是一款高性能双通道12位数模转换器（DAC），其更新速率可达275 MSPS，具备出色的动态性能和精准的增益与偏移匹配，适用于I/Q基带或直接中频通信系统。
关键特性
- 双通道12位高速DAC架构
- 更新率高达275 MSPS
- 单电源供电，电压范围为3 V至3.6 V
- 在5 MHz频率下，无杂散动态范围（SFDR）达85 dBc
- 在15.1 MHz和16.1 MHz频率下，三阶互调失真（IMD3）为78 dBc
- WCDMA ACLR性能在30.72 MHz时达到70 dB
- 支持独立或单电阻增益调节
- 可实现双通道或交错数据处理
- 内置1.2 V温度补偿参考电压源
- 工作功耗为330 mW，断电模式下仅15 mW
- 采用48引脚薄型四方扁平封装（TQFP）
主要应用领域
- 蜂窝基站收发器传输通道
- CDMA标准：W-CDMA、CDMA2000、IS-95
- TDMA标准：GSM、IS-136、EDGE/UWC-136
- 医疗与测试测量设备
- 任意波形发生器（ARB）
- 直接数字合成（DDS）
- 电缆调制解调器终端系统（CMTS）
产品概述
DAC5662是一款集成式双通道12位数模转换器，内置电压参考模块，能够实现高精度的数字信号到模拟信号转换。
该器件的高更新率和出色的动态性能，使其在通信系统中表现尤为出色。每个通道均配备高阻抗差分电流输出，适用于单端或差分模拟输出结构。通过外部电阻网络，可独立调节每个通道的满量程输出电流，范围为2 mA至20 mA。
DAC5662的片上参考电压设计为1.2 V，经过温度补偿，以确保输出稳定性。用户也可选择使用外部参考电压。
该器件提供两个12位并行数据输入端口，分别配备独立的时钟与数据锁存器。当处于交错模式时，数据可在单个端口上进行复用处理。
该转换器专为与50 Ω双端接负载配合使用的差分变压器耦合输出而设计。针对20 mA满量程电流输出，支持4:1与1:1阻抗比变压器配置，分别对应4 dBm与-2 dBm输出功率。
DAC5662采用48引脚TQFP封装，具备良好的引脚兼容性，支持12位（DAC5662）与14位（DAC5672）分辨率选项。同时，该芯片与DAC2902及AD9765两款双通道DAC芯片引脚兼容，便于系统扩展与升级。
该器件可在-40°C至85°C的工业温度范围内稳定运行。
数字输入与时序控制
DAC5662的数据输入端口支持标准正编码格式，其中D11为最高有效位。该转换器能够支持最高275 MSPS的时钟速率。
在占空比对称的情况下，设备可实现最佳性能；但只要满足时序要求，占空比也可在一定范围内浮动。设置时间与保持时间也可根据需要在指定范围内调整。
所有数字输入均与CMOS逻辑兼容。图2和图3分别展示了带有内部下拉与上拉电阻的等效输入电路结构。数据输入采用偏移二进制编码方式，适用于3 V至3.6 V的数字供电电压（DVDD）。
输入接口模式
DAC5662支持两种工作模式，通过MODE引脚进行切换，具体配置如表1所示。
- 双总线模式：该模式下，DAC5662包含两个独立通道，每个通道拥有专属数据输入总线、时钟输入与写入信号。
- 单总线交错模式：该模式下，两个通道共享输入总线与时钟信号，仅使用I通道的数据输入。
双总线数据接口与时序
在双总线模式下，MODE引脚连接至DVDD，两个通道通过各自的12位并行输入端口进行数据传输。每个通道由独立的写入线（WRTA/WRTB）与时钟线（CLKA/CLKB）控制。
数据加载由WRT线的上升沿触发，并随后通过CLK线控制DAC锁存器。为确保数据传输的稳定性，需保证时钟信号的上升沿先于或与写入信号同步发生。若时钟延迟于写入信号，则需确保至少2 ns的延迟。
上述时序关系在外部连接时通常已满足，且所有性能指标均基于WRT与CLK线连接一致的条件进行测量。
单总线交错数据接口与时序
在单总线模式下，MODE引脚接地（DGND）。两个通道共享写入信号（WRTIQ）与时钟信号（CLKIQ），输入数据通过I通道总线交替传输至I/Q锁存器。
多路复用逻辑通过SELECTIQ信号控制数据流向：当SELECTIQ为高时，I通道数据被写入；当为低时，Q通道数据被写入。在不活跃通道中，其锁存器数据将被保留。
交错模式下，I通道的输入数据速率为DAC内核更新速率的两倍。与双通道模式类似，写入与时钟信号的正确时序控制至关重要。
DAC5662内部的边沿触发器在WRTIQ的上升沿锁存数据，并在下一个下降沿将数据送入DAC锁存器。时钟信号在送入锁存器前被分频处理。
为确保I/Q通道数据的正确匹配，RESETIQ信号用于同步CLKDACIQ的上升沿。在RESETIQ为高时，CLKDACIQ将被屏蔽。