芯片BQ24090DGQR设计是人类历史上最微妙、最宏伟的工程。它要求将数千亿个晶体管集成到指甲盖大小以下的区域EDA工具的作用是不可或缺的。它就像编辑文档所需要的芯片设计一样Office软件是电子工程师设计电路、分析电路和生成电路的重要方法。
如今，在电子产品日益小型化和集成化的趋势下，芯片正从系统芯片开始（SoC）封装到系统级（SiP）设计方法过渡，过去仅应用于消费电子产品的包装技术已逐渐渗透到工业控制、智能汽车、云计算、医疗电子等许多新兴领域。SiP市场迅速崛起，Cadence在接受《半导体行业观察》采访时，公司产品营销总监孙自君表达了自己的观点。
SiP这是一种趋势和挑战
采用SiP包装形式满足了制造商在产品集成、开发成本和研发周期之间的权衡，但也给芯片设计带来了新的挑战。在这种情况下，如何简化它？SiP设计过程将推动系统级封装（SiP）关键能力的芯片技术需求。
从整个过程来看，SiP于EDA最重要的影响是设计方法的改变。完整的设计过程和工具支持是简化产品开发的重要条件。因此，工具是未来技术可扩展性、向下兼容性和数据交换标准化的必要考虑因素。
由于电子产品的小型化和对紧凑性的迫切需求，工程师不仅需要考虑芯片设计的电气设计，还应注意电热交互设计，包括热感知设计方法，E-TCo-simulation使用工具。Cadence针对目前SiP设计模式的固有局限性提供了一套自动化、集成、可靠和可重复的工艺，以满足无线和消费品的性能需求。
标准化的商业模式是SiP发展的前提
SiP包装形式对标准化提出了新的要求。SiP包装形式对标准化提出了新的要求。与传统的硬HardIPlayout或SoftIPnetlist相比，Chiplet集成包装的最佳选择是更高的灵活性、更高的性能和更低的成本。然而，在设计方案中采用了多种方案Chiplet布局和验证，这是为了IC设计团队和封装设计师是不可忽视的难题。在这种情况下，扩展支持多个Chiplet设计工具和方法对于项目的成败变得非常重要。
虽然现在有很多用途Chiplet要建造和设计的产品，但大部分工作仍然需要手工完成。换句话说，在目前的条件下，几乎所有的基础都是基于Chiplet设计还需要垂直集成IDM(垂直整合制造)在公司完成。如果你想让它基于Chiplet向主流市场扩张的结构，使Chiplet行业还需要制定一个标准化的商业模式，建立一个广泛可用的商业模式Chiplet编制标准开发技术和设计文件。I-O间距，适用于通信接口及相应的工业技术标准，lowpower/lowBER，lowlatency还有Toolkit与设计参考PDK。
在设计系统级芯片时，传统的方法需要来自不同的方法IP在供应商中购买一些IP，软核(代码)或硬核(版图)，然后结合自研模块，集成成一个SoC，最后，芯片设计和生产的完整过程在某个芯片工艺节点上完成。未来，这种基于标准化的标准化Chiplet设计师可以直接应用架构IP，不需要考虑不同的工艺节点或技术，如模拟、数字或混合信号。这意味着设计师可以专注于功能实现或设计价值提升。
EDA—SiP行业的关键环节
设计与仿真过程的进一步整合将是行业抓住市场机会的重要机会。一个完整的设计过程，由许多行业领先的制造商讨论，将来自数字IC，模拟与混合信号设计，先进封装设计体系。
目前在整个IC在包装生态系统方面，几乎所有大型半导体铸造厂都提供先进的包装版本。这是通过参考过程和PDK以合理的成本推动新产业升级，为芯片包装市场开辟新思路。Cadence自2007年以来，我们对这一趋势有了洞察，并推出了业界第一套完整的3套DIC全过程设计工具，协助行业3DIC设计。目前，在许多知名制造商的帮助下，Cadence所提供的EDA工具设计和制造产品广泛应用于消费电子领域。
随着全球电子化进程的发展，市场对于SiP封装需求肯定会呈现爆炸式增长，而封装需求肯定会呈现爆炸式增长EDA作为芯片设计的重要工具，工具在功能支持方面也需要创新和迭代。