DS90UB947-Q1：1080p OpenLDI 至 FPD-Link III 串行器（下）
DS90UB947-Q1串行器支持多种音频传输模式，为高清音频应用提供灵活且高效的解决方案。
1.0 音频模式
1.1 I2S音频接口
DS90UB947-Q1串行器配备了六个I2S输入引脚，能够与兼容的解串器配合使用，实现7.1声道高清环绕声音频传输。位时钟（I2S_CLK）支持1MHz和CLK/2或13MHz中较小的频率。四个I2S数据输入通道分别对应两个I2S格式的数字音频通道，这些通道由单词选择（I2S_WC）信号定义。I2S连接及时序图详见图1和图2。
1.1.1 I2S传输模式
在默认设置下，音频数据在视频消隐期间通过专用的数据岛帧进行打包和传输。若需通过前向信道帧传输I2S数据，可禁用数据岛帧配置。该模式下，仅传输I2S_DA信号至DS90UB928Q-Q1、DS90UB940-Q1或DS90UB948-Q1解串器。当连接至DS90UB926Q-Q1解串器时，同时传输I2S_DA与I2S_DB。
环绕声模式下，将传输所有四个I2S数据输入（I2S_D[A..D]），但仅支持在数据岛传输模式下运行。该模式适用于DS90UB928Q-Q1、DS90UB940-Q1或DS90UB948-Q1解串器。
1.1.2 I2S中继器
I2S音频信号可通过中继器拓扑结构进行扩展和传播。通常，音频数据在视频消隐期间通过数据岛传输。若需通过帧传输方式传输音频，则需将I2S引脚从解串器连接至所有串行器。在顶级解串器上启用环绕声模式，可自动配置下游串行器与解串器以数据岛传输模式工作。
若仅需使用I2S_DA和I2S_DB通道进行四声道音频传输，则需在中继器链路中每个串行器与解串器的控制寄存器中明确配置该模式。
1.2 TDM音频接口
DS90UB947-Q1串行器除支持I2S接口外，还兼容TDM音频格式。该设备针对TDM格式的多路复用信道数量、字长和位时钟等参数提供了灵活配置。例如，在位时钟周期为256倍字时钟周期（I2S_WC = 256 × I2S_CLK）的情况下，DS90UB947-Q1可支持4个64位信道或8个32位信道。图3展示了一个8信道、24位字长的TDM多路复用示例。
3.1 中继器
中继器应用支持将串行链路扩展至多个显示终端，适用于分布式显示系统。
3.1.1 中继器配置
在中继器拓扑中，DS90UB947-Q1串行器被定义为发射端（TX），DS90UB948-Q1则作为接收端（RX）。图4显示了中继器配置的最大拓扑结构：支持两级中继，每级最多三个发射端。
I2C接口在中继器链路中用于透明地传递上下行方向的I2C通信，并可通过地址重复功能为下游设备分配备用I2C地址（从设备别名）。
3.1.2 中继器连接
中继器应用需要如下连接，具体细节参考图5：
- 视频数据：连接所有FPD链路的数据与时钟通道。单像素（D[3:0]）或双像素（D[7:0]）OpenLDI模式均适用，前提为解串器与所有串行器配置一致。
- I2C信号：连接SCL和SDA总线。
- 音频（可选）：连接I2S_CLK、I2S_WC和I2S_Dx信号，通常在OpenLDI接口上传输。
- IDx引脚：每个发射端与接收端需配置唯一I2C地址。
- MODE_SEL引脚：所有设备需设置为中继器模式。OpenLDI模式（单像素/双像素）需保持一致。
- 中断引脚：将DS90UB948-Q1的INTB_IN连接至DS90UB947-Q1的INTB引脚，并通过10kΩ电阻上拉至VDDIO。
3.2.1 中继器扇出电气要求
从一个DS90UB948-Q1解串器扩展至最多三个DS90UB947-Q1串行器的中继器应用，需对FPD链路的差分迹线布局和端接进行特殊处理。图6详细说明了每个信号对的电气设计要求。
3.3 内置自检（BIST）
DS90UB947-Q1支持全速内置自检（BIST）功能，可在无外部信号输入的情况下测试高速串行链路与反向信道的完整性，适用于系统调试、生产测试和故障诊断。
3.3.1 BIST配置与状态
BIST模式可通过解串器上的BISTEN引脚或BIST配置寄存器启用。测试可选外部OpenLDI时钟或内部振荡器时钟（OSC）。在无OpenLDI时钟时，可通过BISTC引脚或寄存器选择内部时钟频率。
当解串器激活BIST时，BIST使能信号通过反向信道发送至串行器。串行器输出测试模式并驱动高速链路，解串器则检测并监控错误。每个检测到错误的帧会通过PASS引脚切换低电平以标识。串行器同时记录反向信道中的CRC错误。
PASS引脚可用于实时监控BIST状态。当检测到错误时，信号在半像素时钟周期内拉低。BIST停用后，最后一次测试结果将保留在PASS引脚，直到设备复位或重新启动BIST。
BIST模式执行流程详见图7。
3.3.2 前向与反向信道错误检测
在BIST模式下，串行器停止采样FPD-Link输入引脚，并切换为内部全零模式。经过扰码和直流平衡处理后，该信号被传输至解串器。解串器在锁定串行流后，将接收到的数据与全零信号进行比较，并记录错误至状态寄存器。错误信息同时在解串器PASS引脚上动态反馈。
串行器在反向信道中检测CRC错误。相关错误信息记录在8位寄存器中。进入BIST模式时，该寄存器被清空。BIST模式下，CRC错误寄存器仅记录当前测试周期内的错误，并保留最后一次测试结果，直到寄存器被重置或设备再次进入BIST。
3.3.3 内部模式生成
DS90UB947-Q1串行器提供模式生成功能，用于面板的基本测试和调试。即使在无外部输入信号的情况下，测试模式也会持续显示，便于系统诊断。测试模式也可在无时钟输入时，使用内部编程振荡器频率运行。
3.3.4 模式选项
模式生成器支持17种预设测试图案，涵盖基本颜色、方向缩放、棋盘图案等，适用于面板调试。每个模式可通过寄存器位进行颜色反转或自定义配置。例如：
- 白/黑（默认/反转）
- 红/青
- 绿/品红
- 水平/垂直方向的灰度或颜色过渡
- 自定义棋盘色
- 颜色条（含8种基本颜色）
模式生成器还可通过寄存器配置全屏24位颜色（模式#14）。当启用自动滚动时，PGTSC与PGTSO1-8寄存器控制模式切换顺序。
电源建议
该设备为不同功能模块提供独立电源和接地引脚，以降低电路间开关噪声。虽然一般情况下无需独立电源层，但引脚功能表提供了各模块的电源分配信息。对于敏感电路（如PLL），建议使用外部滤波器以确保电源纯净。
加电要求与PDB引脚
电源上电应保持单调上升且斜率快于1.5ms。PDB引脚需配置大电容以确保其在电源稳定后才被激活。建议在PDB引脚上配置10kΩ上拉电阻与大于10μF的电容，以延迟信号上升。
推荐加电顺序为：Vop18 → Vop11 → 电源稳定 → 激活PDB → 应用OpenLDI输入。
布局指南
为实现低噪声电源供给与信号完整性，建议采用四层板设计，并将电源层与接地层配置为紧密耦合结构。推荐使用2至4密耳的薄介质层以优化电源平面电容。
外部旁路电容建议包括射频陶瓷电容（0.01μF至10μF）与钽电容（2.2μF至10μF），额定电压应为电源电压的至少五倍。推荐使用小型X7R MLCC（0603或0805）以降低高频阻抗。
为降低高频噪声，建议使用两个通孔连接电源与接地引脚至平面。LVCMOS信号应远离LVDS线路布线，以避免信号耦合。LVDS互连建议采用100Ω差分线，以增强抗噪能力并减少辐射。
此外，建议在封装底部的DAP区域布置至少9个热通孔，以有效传导热量至接地层。