AD7578：12位CMOS逐次逼近式ADC的操作指南
主要特性
- 12位分辨率的逐次逼近型模数转换器（ADC）
- 在整个工作温度范围内无失码
- 最大±1 LSB的总非调整误差
- 高输入阻抗模拟输入接口
- 内置自动调零机制，显著降低偏移电压
- 低功耗设计，典型功耗为75mW
- 紧凑型封装，仅24引脚，适用于空间受限应用
- 转换周期为100μs
产品概述
AD7578是一款中速、集成式12位CMOS模数转换器，采用逐次逼近架构，具备100μs的快速转换周期。该器件在每次转换启动时自动执行调零过程，将系统偏移电压控制在极低水平，通常低于100μV。
AD7578可通过标准控制信号（包括芯片选择CS、读取RD和写入WR）与主流8位或16位微处理器连接。转换结果通过8位三态数据总线输出，分为两个部分：低8位（LSB）和高4位（MSB），支持任意顺序读取。转换器状态可通过两个忙信号进行查询，便于系统轮询。
当参考电压设定为+5V时，模拟输入电压范围为0V至+5V。
功能框图
核心优势
- AD7578为完整的12位ADC解决方案，仅需少量无源元件及一个电压基准即可工作
- 内置调零机制，确保偏移电压低于100μV
- 兼容标准微处理器接口，简化系统集成
- 单芯片结构提升整体可靠性，并采用紧凑的24引脚封装
操作说明
操作流程图
图1展示了AD7578的基本操作流程。在内部时钟模式下，电路仅需一个自动调零电容CAz以及用于时钟振荡的RCk、CcL和CcLK₂。若采用外部时钟源，则仅需CAz电容。
图1: AD7578操作流程图
内部时钟操作
图2展示了AD7578在内部时钟模式下的典型电路配置，图3则提供了操作波形。
图2: 内部时钟电路配置
图3: 内部时钟操作波形
在两次转换之间（BUSY = HIGH），器件进入自动调零状态。当WR信号下降且CS为低电平时，CAz电容开始充电至AIN - Vos，其中Vos为调零比较器的失调电压。该过程持续至少10μs。在内部时钟模式下，WR信号无需在此期间保持低电平，AD7578将自动处理。
内部恒流负载在Ccu与CcLK2之间切换，使CLK引脚电压逐步下降至Vcc。当施密特触发器检测到低触发电平时，调零周期结束。随后，恒流负载被移除，电容经RcLK重新充电。MSB的决定发生在CLK下降沿处。此过程重复12次，提供完整的12位转换。
外部时钟操作
在外部时钟模式下，CLK引脚需连接至74HC兼容时钟源，而RcLK、CcLKi和CcLK2元件无需使用。外部时钟的占空比可在40:60至60:40之间变动。由于此时AD7578不再自动提供调零周期，WR脉冲宽度必须延长至至少10μs。CS信号在此期间必须保持有效。
图4和图5分别展示了外部时钟操作的电路结构和操作波形。
图4: 外部时钟电路配置
图5: 外部时钟操作波形
在外部时钟模式下，MSB决定发生在WR返回高电平后的第二个CLK下降沿。
数据读取
AD7578的12位转换数据及状态标志通过8位数据总线输出。数据格式为右对齐，其中LSB位于16位字的最低位。用户需进行两次读取操作，具体顺序由字节选择（BYSL）输入决定。
在转换过程中读取寄存器内容将返回逐次逼近寄存器（SAR）当前状态，因此建议在转换完成后再执行读取。确保数据就绪的常用方法包括：
- 在转换启动后加入大于转换时间的延迟
- 通过轮询BUSY状态标志判断转换是否完成
- 将BUSY信号（引脚20）作为微处理器中断源
在转换过程中执行写入操作将重新启动新的转换过程。
元件选择建议
自动调零电容 CAz
建议采用低漏电流、低介电吸收的电容材料，如聚苯乙烯、聚丙烯或特氟纶。为减少噪声，CAz的外部箔应连接至AGND（引脚5），即模拟地。推荐值为2200pF。
图6: 内部时钟模式下的典型转换时间随温度变化曲线
时钟振荡器元件
时钟脉冲由电容CcLKi和CcLK2经外部电阻RcLK充电、内部开关放电而生成。推荐的RcLK和CcLK1/CcLK2组合可在图6中找到。由于制造公差，实际频率可能在标称值的±20%范围内浮动。
当应用对转换时间精度要求较高（如需±20%以内）或对温度漂移敏感时，建议采用外部时钟。
通过使用50kΩ电位器与固定22kΩ电阻串联，可调节内部时钟频率。将RcLK从56kΩ降低至47kΩ，通常可减少约12μs的转换时间。