DS90LV001：支持800 Mbps的LVDS信号缓冲器
产品特性
- 单+3.3 V电源供电
- LVDS接收端口兼容LVPECL信号输入
- 支持三态输出控制
- 接收端输入阈值低于±100 mV
- 典型传输延迟为1.4 ns
- 800 Mbps全差分数据路径，抖动极低
- 在800 Mbps速率下，Pk-Pk抖动典型值为100 ps（PRBS=2²³1数据模式）
- 符合ANSI/TIA/EIA-644-A LVDS标准
- 提供8引脚SOIC封装与节省70%空间的WSON封装
- 适用于工业级温度范围
产品概述
DS90LV001是一款高性能的LVDS缓冲器，具备LVDS输入与LVDS输出功能。在大型数字系统中，信号常通过背板进行传输，而“短截线长度”——即主传输线与未端接接收器之间的距离——往往是系统性能的瓶颈之一。
尽管设计人员普遍希望该距离越短越好以提升传输效率，但实际的封装限制与PCB布局常常难以满足这一理想条件。DS90LV001采用紧凑的WSON封装，能够将接收端部署在靠近主传输线的位置，从而有效缓解此类限制，提升系统整体性能。
设计与性能优势
该器件采用差分信号传输结构，不仅增强了抗干扰能力，还显著降低了功耗，是高速数字系统中的理想选择。其输入端支持宽动态范围，能够同时兼容LVDS与LVPECL信号格式，使其在信号转换应用中亦表现出色。
DS90LV001配备输出使能端口，用户可灵活控制输出状态，进入三态模式。产品提供8引脚WSON与SOIC两种封装形式，满足不同应用场景下的布局需求。
图1. 封装俯视图
功能框图
典型应用
背板短线隐藏器
电缆中继器
工作原理
DS90LV001的工作机制基于LVDS差分信号传输技术。在发送端，输入信号经过内部放大器处理后转化为差分信号，通过传输媒介（如电缆或PCB走线）进行传输。接收端则通过差分信号解码，还原出原始数据。
该器件内部集成差分输入放大器，可处理低电平的TTL和LVCMOS信号，并将其转换为适合高速传输的LVDS信号。随后，信号通过差分输出端口以高达800 Mbps的速率稳定输出。
在设计上，DS90LV001采用了先进的信号调节技术，能够有效控制信号边缘陡度、降低延迟与抖动。其高兼容性使其可无缝集成至现有系统，无需进行大规模系统改造。
此外，该设备支持单通道与双通道两种运行模式。在双通道模式下，设备可同时处理两路独立信号，显著提升系统带宽，适用于高吞吐量的应用场景。
应用信息
操作模式
DS90LV001可作为“短线隐藏器”使用。在背板布线中，信号走线的长度直接关系到系统性能。虽然缩短短线长度有助于提升传输效率，但受限于封装与布线空间，设计人员往往难以实现理想效果。采用WSON封装的DS90LV001可将接收端靠近主传输线，从而有效提升系统性能。此外，该封装形式比SOIC节省了约75%的空间。
输入故障保护
该器件输入端未集成故障保护偏置功能。对于点对点或点对多点应用，当驱动器关闭时，链路进入非活动状态，通常不需要额外保护。若需启用故障保护，可通过外部电阻网络实现。根据LVDS用户手册第四章的建议，IN+端口应通过20kΩ电阻连接至3.3V电源，IN-端口则通过12kΩ电阻接地，以建立轻微的正向偏置，确保链路处于已知高状态，同时最小化信号失真。
PCB布局与电源旁路
为确保DS90LV001正常运行，建议在PCB布局中采用低噪声电源供电方案。合理的布局应将高频或强电信号路径与输入/输出走线隔离，以减少串扰、反馈和噪声拾取。
在电源层设计中，使用4至10密耳的薄电介质可有效提升电源系统的固有电容，改善高频滤波性能，并减少对旁路电容数量与布局的依赖。
旁路电容建议采用射频陶瓷电容（0.01μF至0.1μF）与钽电解电容（2.2μF至10μF）组合。钽电容的额定电压应至少为电源电压的五倍。同时，建议在电源引脚及射频电容端子上使用双过孔，以降低互连电感，提升旁路效果。
为增强屏蔽与隔离能力，可在PCB外层添加额外接地层，并通过短间距过孔与内层电源/接地层连接。这样不仅可减少信号失真，还能提升传输线的信号完整性。
为避免对传输线阻抗造成影响，接地层应与传输线及元件焊盘保持一定间距，该间距应不小于最宽传输线的宽度或电源层与接地层之间的绝缘厚度。
更多关于LVDS信号传输与WSON封装布局的建议，可参考应用笔记AN-1108和AN-1187。