铠侠UFS 5.0助力端侧AI迈入新阶段
随着铠侠逐步向客户交付UFS 5.0评估样品，移动设备领域迈向UFS 5.0时代已进入倒计时。与前代UFS 4.0及4.1相比，UFS 5.0在性能上实现了跨越式提升，其最高速率可达10.8GB/s，几乎是UFS 4.1 4.64GB/s的两倍有余。这一突破使移动端轻松跨入10GB/s的传输门槛，并可与PCIe 5.0 SSD相媲美。
更高的传输速度不仅优化了使用体验，也为端侧AI（On-Device AI）的普及铺平了道路。从本质上讲，UFS 5.0为端侧AI在更多场景中落地提供了坚实的硬件支撑。
性能的跃升
从规格层面来看，铠侠UFS 5.0带来了多项关键突破。目前该产品提供512GB与1TB两种容量选择，并采用第八代BiCS FLASH技术。其7.5x13mm的紧凑封装，使得产品能够轻松集成到手机、平板甚至智能穿戴设备中。
第八代BiCS FLASH凭借其高密度与高性能，已在消费级与企业级SSD中广泛应用，成为UFS产品链中的核心技术之一。该技术基于218层3D NAND堆叠工艺，实现18.3Gb/mm²的存储密度，位列行业前列。同时，I/O接口速度最高可达3.6Gbps。
在晶圆直接键合到存储阵列（CBA）技术的支持下，第八代BiCS FLASH将CMOS控制电路与存储阵列分别制造于不同晶圆上，随后通过高精度键合工艺整合，从而在性能、效率与密度之间取得良好平衡。
铠侠UFS 5.0在BiCS FLASH基础上，搭载MIPI M-PHY 6.0与UniPro 3.0协议。铠侠自标准制定初期便深度参与，并率先开发此高速接口方案。通过电源优化设计，UFS 5.0在保持高性能的同时，也实现了低功耗运行。
为实现10.8GB/s的极致传输速度，UFS 5.0引入PAM4（四电平脉冲幅度调制）技术，该技术可在每个信号周期中传输更多数据。然而，PAM4对噪声更敏感，因此对控制器和链路设计提出了更高要求，以确保性能的充分发挥。
为提升数据可靠性，铠侠UFS 5.0在MIPI UniPro 3.0协议层引入多项增强型数据完整性保护机制。通过高性能控制器，实现链路均衡（Link Equalization）、独立电源轨设计，并采用预编码（Pre-coding）与格雷编码（Grey Encoding），以保障在高速传输下的信号准确性与稳定性。
赋能端侧AI应用
依托UFS 5.0的高性能与高可靠性，端侧运行复杂的生成式AI模型成为现实。以智能手机为例，运行生成式AI通常分为两个阶段：首先，需将大语言模型（LLM）从UFS加载至DRAM，UFS的读取速度将直接影响“用户首次收到响应的时间”（Time to First Token）；其次，SoC从DRAM中提取模型参数并执行推理。
目前主流端侧LLM模型的参数规模在30至40亿之间，采用FP8量化后约需3GB至4GB存储空间。随着模型参数的持续增长，加载时间也会随之延长，进而影响用户体验。
铠侠UFS 5.0凭借大容量与高速特性，可支持高达10GB的LLM存储容量，对应约100亿参数的FP8量化模型。得益于其超高速传输能力，“Time to First Token”将显著缩短，为用户提供更流畅的交互体验。
此外，铠侠UFS 5.0与铠侠AiSAQ技术相结合，可将RAG（检索增强生成）专用数据库存储于UFS中，有效降低对DRAM的依赖，从而进一步优化系统运行效率。
当端侧AI不再过度依赖云端，其在隐私保护与实时响应方面便具备独特优势。铠侠UFS 5.0的推出，显著提升了智能手机在端侧AI方面的表现。通过BiCS FLASH、MIPI M-PHY 6.0与UniPro 3.0协议、10.8GB/s的传输速率，以及先进的主控与AiSAQ固件设计，UFS 5.0在物理层、协议层、存储层与应用层全面优化了端侧AI使用体验，为AI在移动端的广泛应用奠定了坚实基础。