PTP/SyncE 与关键基础设施节点的 OCXO 参考设计：低抖动 + 强 Holdover + 易验证
本参考设计面向关键基础设施领域中的 PTP Grandmaster/Boundary Clock、SyncE 设备时钟、SSU/SEC，以及电力与轨道交通等高可靠授时场景。
目标是在窄带伺服/PLL 与复杂的 PCB 噪声环境下，实现更低的输出抖动、更强健的 Holdover 性能，并构建一套可量产的验证闭环。
目录
1. 典型挑战：为什么协议没问题，系统指标仍然不过关？
2. 方案目标：将系统要求转化为 OCXO 关键参数
3. 架构解析：OCXO 在 PTP/SyncE 时钟链中的作用
4. 选型要点：RFQ/评审中应明确的关键参数
5. 参考设计要素：供电、VCTRL、布局三大关键
6. 验证流程：四步法确保器件性能可转化为系统指标
7. 推荐器件：FOC-5S-LN 与 FOC-6S 如何选择
8. 常见问题（FAQ）
9. 参考链接
1. 典型挑战：为什么协议没问题，系统指标仍然不过关？
在基于 PTP（IEEE1588）与 SyncE 的系统中，不少项目在测试环节会遇到类似问题：
- 实验室条件下抖动表现良好，但整机环境（含真实电源系统 + 高速 SerDes + DC/DC）下抖动/相噪明显恶化。
- GNSS 信号丢失或上游参考源性能下降时，TE、MTIE、TDEV 等指标快速上升，Holdover 稳定性不足。
- 伺服带宽调窄后，输出 close-in 抖动反而更为显著，出现“越滤越糟”的现象。
其根源通常可以归结为两个核心问题：
- 在窄带伺服/PLL 架构中，1 Hz 到 100 Hz 的 close-in phase noise 是积分抖动的主要贡献因素。因此，OCXO 的相噪分布与伺服带宽之间的耦合关系至关重要。
- 供电噪声与 VCTRL 噪声会直接影响相位噪声，导致器件级别的性能无法在系统中复现。
2. 方案目标：将系统要求转化为 OCXO 关键参数
建议将系统目标拆解为两条可执行的技术路径：
路径 A：输出抖动与相位噪声（Jitter / Phase Noise）
应重点关注 close-in offset（1/10/100 Hz）处的相噪性能，而非仅关注 10 kHz 处的单点数据。
评估应基于系统实际的 jitter integration 带宽，该指标与所用时钟芯片、环路带宽及输出接口特性密切相关。
路径 B：Holdover 性能（短中期稳定性 → TE 增长）
使用 Allan deviation / stability vs τ 的曲线，评估在参考源丢失阶段 TE 的累积趋势。
同时，必须限定器件的 aging（按天、周、月尺度）以及温度稳定性（即使在机柜内也存在气流和温差）。
3. 架构解析：OCXO 在 PTP/SyncE 时钟链中的作用
该解决方案适用于以下类型的节点：
- PTP Grandmaster / Boundary Clock：需要优异的伺服稳定性和 close-in 噪声控制。
- SyncE 设备时钟 / 线路接口：更关注 jitter / wander 预算与链路一致性。
- SSU/SEC 与关键基础设施节点：在 GNSS 失效期间保持稳健的 Holdover 性能。
从工程落地角度，OCXO 可被看作一个本地“飞轮”（flywheel），通过系统伺服进行慢速驯服。当 GNSS 或网络参考源失效时，OCXO 依靠其短中期稳定性维持输出质量和时间误差可控。
4. 选型要点：RFQ/评审中应明确的关键参数
以下参数清单适用于工程交付阶段，可直接纳入 RFQ 或技术规范中。
4.1 Holdover 相关性能
- Allan deviation / stability vs τ（用于评估 TE 累积趋势）。
- Aging：按天、周、月尺度进行漂移控制。
- 温度稳定性：即使在室内机柜中也要考虑热梯度和气流影响。
4.2 相噪与抖动
- 1/10/100 Hz offset 处的相噪点（close-in）。
- 与系统带宽一致的抖动积分（需根据最终环路和输出接口进行计算和验证）。
- 供电及控制电压敏感度（Supply / VCTRL susceptibility）。
4.3 接口约束
- 输出格式：HCMOS / clipped sine / sine（因型号而异）。
- 供电：3.3 V（典型）/5 V（可选）。
- Warm-up 性能：上电后收敛到目标精度的速度（影响系统开机和切换策略）。
- VCTRL：控制范围、增益、输入阻抗及滤波要求（噪声会直接调制相噪）。
5. 参考设计要点：供电、VCTRL、布局三大关键
5.1 供电噪声控制（Supply noise control）
建议使用低噪声 LDO 或经过滤波的专用电源轨。
- 稳压器与滤波网络应靠近 OCXO 的引脚布置。
- 避免与高 di/dt 的数字电路共享回流路径。
5.2 VCTRL 卫生（VCTRL hygiene）——系统性能的关键失分点
在电信架构中，OCXO 通常由控制环路（servo）驯服，因此 VCTRL 输入应被视为“精密模拟节点”进行处理。
- 采用 RC 或有源低通滤波，确保与伺服动态匹配。
- VCTRL 走线应远离时钟、SerDes 和开关电源。
- 必要时使用专用参考地和 guard routing。
- 调试建议：使用低噪声探头观测 VCTRL 频谱，并将其与 close-in 相噪恶化及电源开关频率进行相关性分析。
实用公式：一阶 RC 低通滤波的截止频率
fc = 1 / (2πRC)
经验表明，fc 应与伺服/PLL 有效带宽协同配置，以防止既无法响应控制信号，又引入噪声。
5.3 布局建议（Layout）
- OCXO 区域应保留连续的地平面。
- 与 DC/DC、SerDes 高速通道物理隔离。
- 输出走线应尽量短，并在必要时进行阻抗匹配以适应下游时钟 IC。
6. 验证流程：四步法实现器件性能到系统指标的转化
建议采用四步实验流程，这是将风险控制在量产前的有效方法之一：
- 测量振荡器独立相噪（stand-alone）。
- 上板测试（使用最终电源系统和真实负载）。
- 入环测试（按最终产品配置的伺服/PLL 带宽）。
- 进行 Holdover 场景测试并记录时间误差（GNSS 丢失或参考劣化）。
6.1 建议的“可交付”测试项清单（可复制）
| 测试项 | 目的 | 关键注意点 |
|---|---|---|
| 输出抖动（10 MHz/25 MHz/恢复时钟） | 对齐系统接口 KPI | 在最终接口点测量，不要仅测器件引脚（fujicrystal.com） |
| close-in 相噪（1/10/100 Hz） | 验证窄带伺服下的真实噪声 | 基于真实电源和负载条件（fujicrystal.com） |
| Holdover TE | 评估 GNSS 丢失时的误差增长 | 记录温度变化与气流扰动（fujicrystal.com） |
| Warm-up & settling | 验证开机/切换策略 | 观察前几分钟的漂移与伺服收敛（fujicrystal.com） |
| VCTRL 频谱（可选但建议） | 定位 close-in 抖动劣化源 | 与电源开关频率和数字活动对齐（fujicrystal.com） |
7. 推荐器件：FOC-5S-LN 与 FOC-6S 如何选择
本方案可直接采用 Fuji Crystal 的电信级 OCXO 产品家族中的推荐型号，作为短名单入口。
7.1 快速对比（用于方案选型分流）
| 型号 | 封装 | 稳定度（标注范围） | 相噪（典型值，20 MHz） | 供电/控制 | 适用场景 |
|---|---|---|---|---|---|
| FOC-5S-LN | 14.7×9.6×8.2 mm | ±10 ppb（−40~+85°C）；5 min warm-up 可达 ±5 ppb（@25°C） | −126 dBc/Hz @10 Hz；−149 dBc/Hz @100 Hz；−160 dBc/Hz @1 kHz；−164 dBc/Hz @10 kHz | 3.3 V（5 V 可选）；VCO 0–3.3 V 正斜率 | 高密度边缘节点、1588 边界时钟、对 ultra-low phase noise 敏感的平台（fujicrystal.com） |
| FOC-6S | 25.4×22.1×11.0 mm | ±10 ppb（0~+70°C） | −115 dBc/Hz @10 Hz；−130 dBc/Hz @100 Hz；−140 dBc/Hz @1 kHz；−150 dBc/Hz @10 kHz | 3.3 V（5 V 可选）；VCO 0–2.8 V 正斜率 | 传统板卡/机框设备、同步卡、回传与更宽松的集成空间（fujicrystal.com） |
7.2 一句话决策
若更关注 更小封装 + 更低相噪 并适用于高密度平台，建议选择 FOC-5S-LN。
若更看重 稳健集成与传统板卡适配，则 FOC-6S 是更合适的选择。
8. 常见问题（FAQ）
Q1：PTP/SyncE 节点应优先考虑哪些 OCXO 指标？
应优先考虑 Holdover 稳定度（Allan deviation / stability vs τ）+ close-in 相噪 + 供电/VCTRL 敏感度，并确保测量带宽与系统伺服/PLL 带宽一致。
Q2：为什么“器件相噪数据很好”，上板后反而变差？
原因可能是电源噪声或 VCTRL 噪声引入了额外调制。建议将 VCTRL 视为精密模拟节点进行滤波与隔离，并在调试阶段直接观测 VCTRL 频谱与相噪恶化之间的相关性。
Q3：伺服/PLL 带宽该如何取舍？
一般规律是：带宽越窄，越能抑制参考源的短期噪声，但收敛慢，对瞬态敏感；带宽越宽，跟踪参考源更快，但可能引入参考噪声并提高 close-in 抖动风险。
建议以目标 jitter / MTIE / TDEV 为起点，结合实测相噪进行积分与仿真，并最终在真实电源和 VCTRL 条件下进行验证。