CEA-Leti为高性能3D单片CMOS集成铺平了道路

近日,CEA-Leti科学家将CMOS集成的制造热工艺边界降低至500℃,同时显示出强劲的性能提升,尤其是在P型金属氧化物半导体(PMOS)逻辑器件中。

  CEA-Leti科学家一直致力于突破FDSOI(Fully Depleted-Silicon-On-Insulator:全耗尽SOI技术,即在硅晶体管结构在绝缘体上) CMOS工艺。

  近日,CEA-LETI科学家已经被推制造热进程边界下降到500℃CMOS集成,同时示出了特别是在P型金属氧化物强性能增益-半导体(PMOS)逻辑设备。

  

微信截图_20200623170333.jpg

  500℃阈值很重要,因为在3D单片技术(也称为3D顺序)中,在高于此温度的温度下制造上层晶体管会损坏金属互连和下层晶体管的硅化物。对顶层设备使用CEA-Leti的CoolCube TM 低温工艺可防止底层晶体管的劣化。

  CEA-Leti科学家Claire Fenouillet-Beranger说:“现在可以在最高500℃的温度下集成CMOS器件。这一概念验证为需要高密度应用的这种顺序集成提供了越来越多的可信度。”Fenouillet Beranger是一篇论文的作者,该论文在2020年VLSI技术与电路研讨会(6月14日至19日)上发表,这项工作是与三星电子有限公司合作完成的。

  3D顺序集成对于“摩尔定律”以外的应用越来越具有吸引力,例如,这种3D技术相对于芯片对芯片技术的主要优势之一是,两个级别之间的纳米级光刻对准带来的密度。然而,最重要的挑战之一是在制造底层器件之后,在低温下为高层实现高性能CMOS器件。

  该论文报道说:“有关底部器件的硅化物完整性和层间互连保持可靠性的最高温度在几个小时内不应超过500℃。一些低温器件已经在文献中发表,但是据我们所知,这是集成在500℃温度下处理的CMOS器件的第一个证明,该器件与先进的FDSOI平台技术完全兼容。”

  此外,CEA-Leti团队首次展示了在500℃下处理的环形振荡器和SRAM位单元,从而进一步为高性能3D单片CMOS集成铺平了道路,旨在用于高级逻辑、RF、内存计算、AI 、成像和显示应用程序。

  关于CEA Leti(法国)

  CEA的技术研究机构Leti是小型化技术的全球领导者,为工业提供智能、节能和安全的解决方案。CEA-Leti成立于1967年,开创了微纳米技术,为全球公司、中小企业和初创企业量身定制差异化应用解决方案。CEA Leti解决了医疗、能源和数字迁移方面的关键挑战。从传感器到数据处理和计算解决方案,CEA-Leti的多学科团队利用世界一流的工业化前设施,提供可靠的专业知识。该研究所拥有1900多名员工,3100项专利,10000平方米的洁净室空间和明确的知识产权政策,总部设在法国格勒诺布尔,在硅谷和东京设有办事处。CEA Leti已经启动了65家初创公司,是卡诺研究所网络的成员。

  自新型冠状病毒肺炎疫情爆发以来,传感器专家网一直密切关注疫情进展,根据国家及地方政府的最新调控与安排,为更好的服务相关企业,在疫情期间,传感器专家网免费发布企业相关文章,免费成为传感器专家网认证作者,请点击认证,大家同心协力,抗击疫情,为早日打赢这场防控攻坚战贡献自己的一份力量。

点 赞

分享:

其他媒介

针对性更强,满足行业在实际应用的各种专业化的需求,传感器专家网为您提供方便快捷的传感器产品及相关资讯垂直搜索服务。

解读传感器发展趋势,洞悉传感器产业背后发展逻辑,关注企业、技术、市场、产品等。

关注

参与评论已发布评论0

0/500

发表评论

评论区

加载更多

张帅说传感

解读传感器发展趋势,洞悉传感器产业背后发展逻辑,关注企业、技术、市场、产品等。