台积电COUPE光互连技术迈向量产阶段
在5月14日举行的2026年技术论坛上，台积电正式介绍了其为AI算力基础设施构建的“三层蛋糕”技术架构。这一架构融合了SoIC、CoWoS以及COUPE光互连三大核心技术，标志着芯片集成与互联方式的重要演进。
COUPE作为该架构中的关键组成部分，基于3D异质集成技术，将电子芯片与光子芯片通过SoIC工艺进行垂直堆叠，从而大幅缩短芯片之间的互连路径。这种设计显著减少了电耦合损耗，有效提升了系统的带宽密度与功耗效率。
据透露，首款搭载COUPE技术的200Gbps微环调制器（Micro Ring Modulator, MRM）已经在本年度进入量产阶段，并实现了低于10^-9的比特误码率，达到业界领先水平。
此前在4月，台积电宣布其COUPE硅光整合平台也将在今年实现量产。这项进展被视为推动共封装光学（CPO）技术落地的关键一步，为未来高性能计算和AI数据中心的架构优化提供了坚实的技术支撑。
台积电先进技术业务开发处长袁立本指出，未来几年内，公司计划通过400Gbps光调制器以及多波长、多光纤阵列等创新技术，将带宽密度提升至4TBps，达到当前的8倍水平。他进一步指出，与传统铜互连方式相比，COUPE技术在系统能效方面可提升4倍，延迟降低10倍。若进一步与封装平台深度整合，能效有望达到提升至10倍，延迟则可能降低至20倍。
随着光互连技术的不断成熟和大规模量产，COUPE正逐步成为AI数据中心和高性能计算领域不可或缺的核心技术之一。