LT1573：低压差PNP稳压驱动器
LT1573是一款专为高电流、低压差和快速瞬态响应设计的低成本稳压驱动器集成电路。当与外部PNP功率晶体管配合使用时，该器件能够提供高达5A的负载电流，压降低至0.35V。
主要特性
- 提供高电流输出的低成本稳压解决方案
- 具备快速瞬态响应，可减少大容量电容需求
- 集成闭锁式过载保护，减小散热片尺寸
- 输出电压精度高达1%
- 单电源供电范围：VIN = 2.8V至10V
- 采用小型表面贴装封装
- 支持极低的压降电压（<0.2V）
- 提供固定输出或可调输出选项
- 支持关机功能
典型应用场景
- 3.3V至2.5V稳压器
- 微处理器电源
- 开关电源后置调节器
- 高效线性稳压器
- 超低压差稳压器
- 低压线性稳压器
功能概述
LT1573旨在为需要高电流、低压差和快速瞬态响应的应用提供经济高效的解决方案。其设计特别适用于与外部PNP功率晶体管搭配使用，以实现高性能线性稳压功能。
该器件采用新型延时锁存过流保护机制，无需外部检测电阻，从而降低了系统复杂度和成本。驱动晶体管在过流时限制基极电流以实现瞬时保护，而延时锁存机制则防止了长时间短路对系统造成损害。
LT1573输出电压可在1.27V至6.8V之间调节，也提供2.5V、2.8V和3.3V的固定输出选项。输出电压精度优于1%，满足高性能微处理器的稳压需求。此外，该器件采用8引脚熔断引线表面贴装封装，可有效减小空间占用并优化散热。
图1：3.3V、5A微处理器电源电路示意图
电路框图
LT1573的调节环由1.265V基准电压源、误差放大器、达林顿驱动器和外部PNP旁路晶体管组成。基准电压源为误差放大器提供参考，驱动达林顿晶体管Q1和Q2，调节外部PNP晶体管的基极电流，以维持反馈引脚电压恒定在1.265V。
过流保护机制
通过在外部PNP晶体管基极与DRIVE引脚之间接入限流电阻，可有效限制驱动电流，从而防止过流或短路。当DRIVE引脚电压降至饱和电平以下时，系统启动延时锁存机制，外部电容开始充电。若故障在设定时间内消失，锁存器自动复位；若持续存在，则触发稳压器系统关断。
基本稳压电路设计
基本稳压电路如图2所示，通过外部PNP晶体管与LT1573配合，形成完整的线性稳压系统。反馈网络（R1和R2）用于监测输出电压并调节基极电流，确保输出电压稳定。
图2：基本调节器电路结构
PNP晶体管选型标准
选择合适的PNP晶体管需考虑以下关键参数：
- 最大输出电流能力
- 在最大电流下的压降电压
- 晶体管的增益带宽积（fT）
摩托罗拉的D45H11和三星的KSE45H11TU是适用于LT1573的典型PNP晶体管。其最大输出电流可达5A，压降电压低至0.35V，且fT为40MHz，可实现快速负载瞬态响应。
压降电压计算
LT1573电路的压降电压主要取决于外部PNP晶体管在给定基极驱动电流下的VCE饱和电压。LT1573最多可吸收440mA基极电流，通过调节串联电阻RD可进一步限制驱动电流。
表1列出了D45H11在不同驱动条件下的典型压降数据。
表1. D45H11压降电压（VCE）
电流限制设计
通过限制基极驱动电流可实现系统电流保护。电流限制值由LT1573驱动能力和外部PNP晶体管β值共同决定。用户应根据晶体管制造商提供的β值来选择合适的电阻RD，以实现精确的限流功能。
电阻RD的选择方法
电阻RD的选择需考虑驱动电流、输入电压和晶体管发射极-基极电压（VBE）。推荐公式如下：
其中：
- VIN：电路的最小输入电压
- VBE：PNP晶体管的发射极-基极电压
- IDRIVE：所需基极驱动电流
- VDRIVE：DRIVE引脚饱和电压
热设计考虑
在高温环境下运行时，必须评估LT1573、PNP晶体管和电阻RD的功耗，以确保系统稳定。LT1573的最大功耗与驱动电流、输入电压和电阻RD密切相关。
推荐采用以下公式计算功耗：
典型功耗范围和热阻数据可参考典型性能曲线。
补偿与输出电容
为优化瞬态响应和稳定性，可在输出端与COMP引脚之间加入补偿电容与电阻。建议在1kΩ电阻上串联100pF电容，以提高系统相位裕度。
LT1573设计支持小型输出电容，例如10µF陶瓷电容，即可满足5A负载下的快速响应要求。
关机功能
通过将SHDN引脚电压提升至高于1.3V，即可将稳压器置于关机状态。若电压低于该阈值，系统将自动重启。关机状态下可重置锁存保护。
多晶体管并联设计
为实现更低的压降或更高的输出电流，可并联多个PNP晶体管。如图3所示，每个晶体管需配备独立的限流电阻RB与RD，以实现负载均衡。
图3：并联输出晶体管设计示意图