LMC567：一款低功耗音频解码集成电路
产品特性
- 功能与LM567高度兼容
- 支持2 V至9 V宽电源电压范围
- 具备低静态电源电流
- 输出激活状态下不增加电源电流
- 工作频率可达500 kHz
- 振荡器频率具有高稳定性
- 具备接地参考输入特性
- 幅度比较器中引入滞后机制
- 具备良好的抗带外噪声能力
- 最大输出电流能力为20 mA
典型应用
- 按键音解码
- 高精度振荡器
- 频率监测与控制
- 宽带FSK解调
- 超声波控制应用
- 载波电流遥控系统
- 通信寻呼解码装置
产品概述
LMC567是一款低功耗、通用型音频解码集成电路，功能与经典LM567器件相似。该器件内部集成了双频压控振荡器（VCO）和正交分频器，用于生成参考信号，供相位与幅度检测器使用。
其VCO与相位检测器共同构成锁相环（PLL），该锁相环能够锁定在输入信号的频率范围内。当PLL锁定，并且输入信号幅度超过内置阈值时，输出端将激活接地开关。外部定时组件用于设定振荡器频率为输入信号的两倍，并影响相位与幅度滤波器的时间常数。
测试电路
图1展示了用于评估LMC567典型性能的测试电路。
图1. LMC567测试电路
表1提供了测试电路中定时电阻Rt与定时电容Ct的推荐值。
详细说明
LMC567C是低功耗音频解码器件，其功能与LM567兼容。该设备依赖外部组件来配置内部振荡器，使其频率为输入信号的两倍，并设定滤波器的响应特性。内部VCO与鉴相器共同构成锁相环，用于锁定输入频率。
当锁相环处于锁定状态时，输出端将激活接地开关。
功能说明
1. 振荡器
LMC567中的压控振荡器（VCO）应配置为输入信号音调频率的两倍。VCO中心频率由连接至引脚5和6的定时电阻Rt与定时电容Ct共同决定。中心频率公式如下：
输入信号的半Fosc音调可由以下公式解码：
在低频范围内，该公式具有较高精度；但当频率超过50 kHz（即振荡器频率Fosc为100 kHz）时，内部延迟将导致实际频率低于理论值。
Rt与Ct的选择需在电源电流和电容精度之间进行权衡。由于Rt周期性地向Ct充电，因此会引入额外的电源电流（公式3）。
为最小化电源电流，应尽可能增大Rt值（见图2）。但频率需求决定了Rt与Ct的乘积，即增大Rt需减小Ct。当Ct低于100 pF时，电路板上的杂散电容将显著影响频率精度。
图2. 电源电流与频率关系
由于IC与元件本身存在容差，振荡器定时元件通常需要微调。通常通过在Rt中引入可变电阻来实现微调，也可对Ct进行调节。LMC567的初始频率偏移特性可参考电气参数，而总调节范围还应考虑Rt与Ct的容差。
2. 输入端口
输入引脚3内嵌40 kΩ接地电阻，可直接连接零偏置信号。若输入存在直流成分，必须通过耦合电容隔离。多个LMC567器件的输入端可并联，无需单独隔离。
3. 环路滤波器
引脚2为鉴相器输出与VCO控制输入端，内部80 kΩ电阻与外部电容C2共同构成环路滤波器。
较小的C2值可缩短PLL捕获时间，并扩大频率牵引范围，从而提高检测带宽（LDBW）。增大C2则会延长捕获时间，但增强抗噪能力，并缩小牵引范围（见图3）。最大频率保持范围始终等于LDBW。
图3. 带宽与C2关系
4. 输出滤波器
引脚1为幅度检测器输出端，其典型输出电压为7/9 Vs。当PLL锁定且输入信号幅度足够使引脚1电压降至2/3 Vs时，输出将被激活。
引脚1内部40 kΩ电阻与外部电容C1构成输出滤波器。C1的选择需在信号转换速率与载波纹波抑制之间权衡。对于突发音频应用，较小C1可减少延迟，较大C1则可提升抗噪能力。
此外，通过外部电阻连接引脚1至电源或地，可调节输入检测阈值。但阈值越低，引脚1对纹波的敏感度越高，且器件间阈值差异越大。
5. 输出端口
引脚8为N沟道场效应管（FET）输出开关。当PLL锁定且输入信号幅度足够使引脚1电压降至2/3 Vs以下时，输出开关被激活。该开关无需额外电流，其导通电阻与供电电压成反比，因此在相同负载电流下，供电电压越低，饱和电压越高。
设备操作模式
LMC567在2 V至9 V电源电压下运行，可支持1 Hz至500 kHz输入频率范围。
在大多数LM567应用中，LMC567可直接替换，但需满足以下条件：
- 振荡器定时电容Ct需减半，以实现输入频率的两倍振荡频率。
- 滤波电容C1与C2需减小8倍，以保持相同的滤波时间常数。
- 引脚8输出电流必须控制在LMC567的额定范围内。
应用指南
典型连接图展示了在多种应用场景中，LMC567正常运行所需的外部组件与系统连接。德州仪器（TI）可通过原理图与布局审查，协助解决设计中的任何问题。
更多设计支持请访问 support.ti.com，也可加入e2e.ti.com的音频放大器技术论坛。
图4. LMC567典型应用原理图
电源建议
LMC567的工作电源范围为2 V至9 V，因此电源输出必须稳定且在此范围内。
考虑到器件在部分应用中可能运行于高频状态，电源去耦至关重要。建议在VCC引脚附近放置一个低等效串联电阻（ESR）的陶瓷电容，典型值为0.1 µF，并应放置于距离VCC引脚不超过2 mm的位置。
PCB布局建议
1. 布局原则
为确保性能稳定，VCC引脚必须与地平面良好去耦。去耦电容应尽可能靠近器件安装。同时，时序走线与滤波元件的布线应尽可能短，以减少干扰。
2. 布局示例
图5提供了LMC567的典型PCB布局方案。
图5. LMC567 PCB布局示例