博通推出3.5D定制化封装平台
2月26日，博通公司宣布已正式向富士通交付其首款基于3.5D超大尺寸系统级封装（XDSiP）平台的2纳米定制化计算SoC。据公司高层透露，预计至2027年，该平台相关芯片的出货量将突破100万颗。
该3.5D XDSiP平台是一种高度成熟的模块化芯片封装架构，融合了2.5D封装与3D-IC面对面（F2F）集成技术。通过将多个芯片垂直堆叠并紧密连接，该技术显著提升了数据传输性能，有效降低了延迟，并优化了整体能效。博通在XDSiP中引入了混合铜键合（Hybrid Copper Bonding, HCB）技术，专门针对芯片间直连通信进行优化，从而实现更密集的电气连接，提升互连速度并缩短信号路径。
博通将3.5D XDSiP视为构建下一代异构处理单元（XPU）的关键基础设施。借助这一平台，消费级AI应用厂商能够部署具有超高信号密度、出色能效比及低延迟特性的XPU，以支撑千兆瓦级别的大规模AI集群计算任务。该平台的另一核心优势在于，其支持计算、内存与网络I/O模块在紧凑封装下独立扩展，从而实现高效率、低功耗的大规模运算。
作为博通的首个公开客户，富士通已启动工程样品的测试流程，并计划在今年内实现该类堆叠芯片的量产。富士通正基于3.5D XDSiP开发其新一代数据中心处理器——FUJITSU-MONAKA。该处理器的计算核心由台积电采用2纳米先进制程打造，并与一颗5纳米工艺的SRAM芯片进行异构封装。
根据博通公布的芯片设计路线图，2024年下半年还将推出两款基于堆叠封装技术的产品，并计划于2027年前推出三款新样品。目前已有六款基于XDSiP平台的设计正在推进中，其中约80%属于搭载高带宽内存（HBM）的XPU架构。