PTP/SyncE 与关键基础设施节点的 OCXO 参考设计（低抖动 + 强 Holdover + 易验证）
该参考设计面向 PTP Grandmaster / Boundary Clock、SyncE 时钟单元、SSU/SEC 以及电力、轨道交通等关键基础设施的授时节点。旨在在窄带伺服/PLL 环境下，结合复杂的板级噪声条件，实现更低的输出抖动、更优异的 holdover 表现，并构建可量产的验证流程。
目录
- 1. 典型挑战：为何协议正确但性能仍不达标
- 2. 解决方案目标：将系统性能要求转化为 OCXO 技术参数
- 3. 架构分析：OCXO 在 PTP/SyncE 时钟链中的定位
- 4. 选型准则：RFQ 或评审中应明确的关键参数
- 5. 参考设计要点：供电、VCTRL 与布局三大要素
- 6. 验证流程：四步法实现从器件到系统性能验证
- 7. 器件推荐：FOC-5S-LN 与 FOC-6S 的选型对比
- 8. 常见问题解答（FAQ）
- 9. 参考链接
1. 典型挑战：为何协议正确但性能仍不达标
在 PTP（IEEE 1588）与 SyncE 系统中，常有项目出现如下现象：
在实验室环境中测试抖动良好，但当部署到整机系统时（包括真实电源树、高速 SerDes 电路和 DC/DC 转换器等）抖动与相位噪声显著上升。
当 GNSS 信号丢失或上游参考信号质量下降时，TE、MTIE 或 TDEV 的上升速度加快，holdover 稳定性不足。
伺服带宽调窄后，输出 close-in 抖动反而更敏感，即“越滤越差”的现象。
其根本原因通常集中在两个方面：
- 在窄带伺服/PLL 情况下，close-in phase noise（1–100 Hz offset）会主导积分抖动，因此 OCXO 的相噪特性与伺服带宽密切相关。
- 电源噪声和 VCTRL 噪声会直接调制相位噪声，导致器件级别的理想性能无法在系统中复现。
2. 解决方案目标：将系统性能要求转化为 OCXO 技术参数
建议将“系统性能目标”转化为两个可工程实现的技术路径：
路径 A：输出抖动/相噪（Jitter / Phase Noise）
重点关注 close-in offset（1/10/100 Hz）的相噪，而非单一的 10 kHz 点。
根据系统实际 jitter 集成带宽（与时钟 IC、环路带宽及输出接口密切相关）进行评估。
路径 B：Holdover（短期至中期稳定性 → TE 增长）
通过 Allan deviation 或稳定性随时间变化（τ）曲线，评估在参考源丢失期间的 TE 累积趋势。
同时，需对老化（天到月尺度）和温度稳定性（包括机柜内的气流与热梯度影响）进行控制。
3. 架构分析：OCXO 在 PTP/SyncE 时钟链中的定位
该方案适用于以下类型的节点：
- PTP Grandmaster / Boundary Clock：强调伺服稳定性与 close-in 噪声控制。
- SyncE 时钟 / 线路接口：重视 jitter 和 wander 预算与链路一致性。
- SSU/SEC 与关键基础设施节点：在 GNSS 信号中断时，要求 holdover 表现更加稳健。
从系统落地视角来看，OCXO 可看作本地 flywheel，由系统伺服进行慢速驯服；当外部参考源（GNSS 或网络）失效时，OCXO 依靠其短中期稳定性保持输出质量与时间误差（TE）可控。
4. 选型准则：RFQ 或评审中应明确的关键参数
以下清单适用于模块级工程交付（可直接用于 RFQ 或技术评审文件）。
4.1 Holdover 相关
- Allan deviation / stability vs τ（用于评估 TE 积累）
- 老化（天/周/月尺度的稳定性控制）
- 温度稳定性（即使在室内机柜，也需考虑热梯度与气流）
4.2 相噪与抖动
- 1/10/100 Hz offset 相噪点（close-in 领域）
- 与系统带宽一致的 jitter 集成（根据最终环路与接口计算与验证）
- 供电与 VCTRL 噪声敏感度
4.3 接口约束
- 输出格式：HCMOS / clipped sine / sine（根据型号而异）
- 供电：3.3 V（典型）/ 5 V（可选）
- Warm-up：上电后收敛至目标精度的时间（影响开机与切换策略）
- VCTRL：控制范围、增益、输入阻抗与滤波要求（噪声会直接调制相噪）
5. 参考设计要点：供电、VCTRL、布局三大要素
5.1 供电噪声控制
- 采用低噪声 LDO 或经过滤波的专用电源轨道。
- 稳压器与滤波网络应尽可能靠近 OCXO 的供电引脚。
- 避免与高速数字域共享回流路径，以防噪声耦合。
5.2 VCTRL 噪声管理
在电信系统中，OCXO 通常由控制回路驯服，因此 VCTRL 必须被当作精密模拟信号节点处理：
- 采用 RC 或有源低通滤波，并与伺服动态相匹配。
- VCTRL 走线应远离时钟信号、SerDes 与时钟控制信号。
- 必要时采用专用参考地或 guard routing 以提升抗干扰能力。
- 调试建议：使用低噪声探头测量 VCTRL 的频谱，分析 close-in 相噪与开关频率或数字活动的相关性。
实用公式：一阶 RC 低通滤波器的截止频率 fc = 1 / (2πRC)
经验上，fc 应与伺服/PLL 有效带宽协调，避免因跟不动或引入噪声而影响性能。
5.3 布局建议
- OCXO 周围应保留连续的地平面。
- 与 DC/DC 与 SerDes 高速通道物理隔离。
- 输出走线应尽可能短，必要时进行阻抗匹配以适配下游时钟 IC。
6. 验证流程：四步法实现从器件到系统性能验证
建议采用四步实验流程，这是将风险控制在量产前的有效策略之一：
- 测量振荡器单独运行时的相位噪声。
- 上板测试（使用最终电源树与真实负载）。
- 系统入环测试（按最终产品配置的伺服/PLL 带宽）。
- 执行 holdover 情景，记录 TE 变化（GNSS 丢失或参考劣化时）。
6.1 推荐测试项清单（可复制）
| 测试项 | 目的 | 关键注意事项 |
|---|---|---|
| 输出抖动（10 MHz/25 MHz/恢复时钟） | 对齐系统接口 KPI | 在最终接口点测试，而非仅在器件引脚测量 |
| close-in 相噪（1/10/100 Hz） | 验证窄带伺服下的真实噪声 | 基于真实电源与负载进行测试 |
| holdover TE | 验证 GNSS 丢失时的误差增长 | 记录温度与气流扰动的影响 |
| warm-up 与稳定时间 | 验证上电或切换策略 | 观察前几分钟内的漂移与伺服收敛 |
| VCTRL 频谱（建议测试） | 定位 close-in 相噪恶化源 | 与电源开关频率或数字活动进行相关分析 |
7. 器件推荐：FOC-5S-LN 与 FOC-6S 的选型对比
该方案推荐使用 Fuji Crystal 的电信级 OCXO 器件，作为器件选型的起点。
7.1 选型对比（用于方案分流）
| 型号 | 封装 | 稳定性（标注） | 相噪（20 MHz，典型） | 供电/控制 | 适用场景 |
|---|---|---|---|---|---|
| FOC-5S-LN | 14.7×9.6×8.2 mm | ±10 ppb（−40~+85°C）；5 分钟 warm-up 后可达 ±5 ppb（@25°C） | −126 dBc/Hz@10 Hz；−149@100 Hz；−160@1 kHz；−164@10 kHz | 3.3 V（5 V 可选）；VCO 0–3.3 V 正斜率 | 高密度边缘节点、1588 边界时钟、对 ultra-low phase noise 更敏感的平台 |
| FOC-6S | 25.4×22.1×11.0 mm | ±10 ppb（0~+70°C） | −115 dBc/Hz@10 Hz；−130@100 Hz；−140@1 kHz；−150@10 kHz | 3.3 V（5 V 可选）；VCO 0–2.8 V 正斜率 | 传统板卡/机框设备、同步卡、回传与集成空间更宽裕的场景 |
7.2 一句话决策建议
如平台对 封装尺寸与相噪要求更高，且具备高密度部署能力，推荐优先选择 FOC-5S-LN。
如更注重 集成稳定性和经典板卡适配性，推荐优先选择 FOC-6S。
8. 常见问题解答（FAQ）
Q1：PTP/SyncE 节点最应优先的 OCXO 指标是什么？
优先关注：holdover 稳定度（Allan deviation/stability vs τ）+ close-in 相噪 + 供电/VCTRL 噪声敏感度，并确保测量带宽与系统伺服/PLL 带宽一致。
Q2：为何“器件相噪性能良好”，但上板后性能下降？
很可能是由于电源噪声或 VCTRL 噪声引入了额外的相位调制。建议将 VCTRL 视为精密模拟信号节点，进行滤波与隔离处理，并在调试中直接观察 VCTRL 频谱与 close-in 相噪恶化的相关性。
Q3：伺服/PLL 带宽该如何取舍？
通常原则是：带宽越窄，对短期参考噪声的抑制越强，但收敛速度变慢、对瞬态响应更敏感；带宽越宽，可快速跟踪参考信号，但可能引入参考噪声并增加 close-in 抖动风险。建议根据目标 jitter、MTIE 或 TDEV，结合实测相噪进行积分/仿真，并在实际电源与 VCTRL 条件下验证。