集微网消息，据外媒报道，台积电专家在日前举行的技术研讨会上透露，公司正在为客户开发前后道制程解决方案，以满足其开发晶体管数量上万亿的新一代芯片需求。
报道称，台积电已经为AMD的MI300 GPU使用Chiplet技术，在具有八个DRAM芯片的6nm基板上堆叠了5nm计算核，但这些技术在3nm晶片（die）上的应用更为复杂。
台积电业务发展部人士Kevin Zhang表示：“我们已经接近那个阶段，我们有能力不过我不能宣布客户的产品，但我们有多个大型芯片的堆叠和CoWoS工艺”。他还表示，复杂度的来源是3nm工艺的制造周期（cycle time）更长，后道先进封装CoWoS工艺也需要更长时间适配。
报道还提到，台积电计划在2025年导入2nm工艺，这是第一个采用纳米片晶体管结构的工艺，尽管规模生产将在2026年开始：“Nanosheet从2nm开始，预计它将演进至少几代，我们使用FinFet的工艺已有五代，也就是迭代了十多年。”
该公司还计划2024年推出带有电阻式RRAM存储器的6nm工艺，用于微控制器：“MCU才刚刚转向16纳米，通常需要相当长的时间才能替代28纳米成为主流，大概5年后将开始有6纳米产品兴起。”